diff options
| author | Daniel Garcia <dgarcia@dgarcia.net> | 2019-01-22 03:09:38 +0300 |
|---|---|---|
| committer | Daniel Garcia <dgarcia@dgarcia.net> | 2019-01-22 03:09:38 +0300 |
| commit | dba882562703791ab909a7c4c4085f214e420444 (patch) | |
| tree | 9043ea79010d2b3806f52cbc73de0aa8180d5269 | |
| parent | 9a82836645ba806724c7fe8edc5f6b94c7642dfe (diff) | |
Get rid of Dx defines in arm asm code for platforms that insist on using defines for their Dx pins
| -rw-r--r-- | platforms/arm/common/m0clockless.h | 54 |
1 files changed, 27 insertions, 27 deletions
diff --git a/platforms/arm/common/m0clockless.h b/platforms/arm/common/m0clockless.h index 11512fd4..4798c6fa 100644 --- a/platforms/arm/common/m0clockless.h +++ b/platforms/arm/common/m0clockless.h @@ -210,12 +210,12 @@ showLedData(volatile uint32_t *_port, uint32_t _bitmask, const uint8_t *_leds, u // now for some convinience macros to make building our lines a bit cleaner #define LOOP " loop_%=:" #define HI2 " qset2 %[bitmask], %[port], %[hi_off];" -#define D1 " mod_delay %c[T1],2,0,%[scratch];" +#define _D1 " mod_delay %c[T1],2,0,%[scratch];" #define QLO4 " qlo4 %[b],%[bitmask],%[port], %[lo_off];" #define LOADLEDS3(X) " loadleds3 %[leds], %[bn], %[led" #X "] ,%[scratch];" -#define D2(ADJ) " mod_delay %c[T2],4," #ADJ ",%[scratch];" +#define _D2(ADJ) " mod_delay %c[T2],4," #ADJ ",%[scratch];" #define LO2 " qset2 %[bitmask], %[port], %[lo_off];" -#define D3(ADJ) " mod_delay %c[T3],2," #ADJ ",%[scratch];" +#define _D3(ADJ) " mod_delay %c[T3],2," #ADJ ",%[scratch];" #define LOADDITHER7(X) " loaddither7 %[bn], %[d], %[base], %[led" #X "];" #define DITHER5 " dither5 %[bn], %[d];" #define SCALE4(X) " scale4 %[bn], %[base], %[scale" #X "], %[scratch];" @@ -236,34 +236,34 @@ showLedData(volatile uint32_t *_port, uint32_t _bitmask, const uint8_t *_leds, u // loop over writing out the data LOOP // Write out byte 0, prepping byte 1 - HI2 D1 QLO4 NOTHING D2(0) LO2 D3(0) - HI2 D1 QLO4 LOADLEDS3(1) D2(3) LO2 D3(0) - HI2 D1 QLO4 LOADDITHER7(1) D2(7) LO2 D3(0) - HI2 D1 QLO4 DITHER5 D2(5) LO2 D3(0) - HI2 D1 QLO4 SCALE4(1) D2(4) LO2 D3(0) - HI2 D1 QLO4 ADJDITHER7(1) D2(7) LO2 D3(0) - HI2 D1 QLO4 NOTHING D2(0) LO2 D3(0) - HI2 D1 QLO4 SWAPBBN1 D2(1) LO2 D3(0) + HI2 _D1 QLO4 NOTHING _D2(0) LO2 _D3(0) + HI2 _D1 QLO4 LOADLEDS3(1) _D2(3) LO2 _D3(0) + HI2 _D1 QLO4 LOADDITHER7(1) _D2(7) LO2 _D3(0) + HI2 _D1 QLO4 DITHER5 _D2(5) LO2 _D3(0) + HI2 _D1 QLO4 SCALE4(1) _D2(4) LO2 _D3(0) + HI2 _D1 QLO4 ADJDITHER7(1) _D2(7) LO2 _D3(0) + HI2 _D1 QLO4 NOTHING _D2(0) LO2 _D3(0) + HI2 _D1 QLO4 SWAPBBN1 _D2(1) LO2 _D3(0) // Write out byte 1, prepping byte 2 - HI2 D1 QLO4 NOTHING D2(0) LO2 D3(0) - HI2 D1 QLO4 LOADLEDS3(2) D2(3) LO2 D3(0) - HI2 D1 QLO4 LOADDITHER7(2) D2(7) LO2 D3(0) - HI2 D1 QLO4 DITHER5 D2(5) LO2 D3(0) - HI2 D1 QLO4 SCALE4(2) D2(4) LO2 D3(0) - HI2 D1 QLO4 ADJDITHER7(2) D2(7) LO2 D3(0) - HI2 D1 QLO4 INCLEDS3 D2(3) LO2 D3(0) - HI2 D1 QLO4 SWAPBBN1 D2(1) LO2 D3(0) + HI2 _D1 QLO4 NOTHING _D2(0) LO2 _D3(0) + HI2 _D1 QLO4 LOADLEDS3(2) _D2(3) LO2 _D3(0) + HI2 _D1 QLO4 LOADDITHER7(2) _D2(7) LO2 _D3(0) + HI2 _D1 QLO4 DITHER5 _D2(5) LO2 _D3(0) + HI2 _D1 QLO4 SCALE4(2) _D2(4) LO2 _D3(0) + HI2 _D1 QLO4 ADJDITHER7(2) _D2(7) LO2 _D3(0) + HI2 _D1 QLO4 INCLEDS3 _D2(3) LO2 _D3(0) + HI2 _D1 QLO4 SWAPBBN1 _D2(1) LO2 _D3(0) // Write out byte 2, prepping byte 0 - HI2 D1 QLO4 NOTHING D2(0) LO2 D3(0) - HI2 D1 QLO4 LOADLEDS3(0) D2(3) LO2 D3(0) - HI2 D1 QLO4 LOADDITHER7(0) D2(7) LO2 D3(0) - HI2 D1 QLO4 DITHER5 D2(5) LO2 D3(0) - HI2 D1 QLO4 SCALE4(0) D2(4) LO2 D3(0) - HI2 D1 QLO4 ADJDITHER7(0) D2(7) LO2 D3(0) - HI2 D1 QLO4 NOTHING D2(0) LO2 D3(0) - HI2 D1 QLO4 SWAPBBN1 D2(1) LO2 D3(5) CMPLOOP5 + HI2 _D1 QLO4 NOTHING _D2(0) LO2 _D3(0) + HI2 _D1 QLO4 LOADLEDS3(0) _D2(3) LO2 _D3(0) + HI2 _D1 QLO4 LOADDITHER7(0) _D2(7) LO2 _D3(0) + HI2 _D1 QLO4 DITHER5 _D2(5) LO2 _D3(0) + HI2 _D1 QLO4 SCALE4(0) _D2(4) LO2 _D3(0) + HI2 _D1 QLO4 ADJDITHER7(0) _D2(7) LO2 _D3(0) + HI2 _D1 QLO4 NOTHING _D2(0) LO2 _D3(0) + HI2 _D1 QLO4 SWAPBBN1 _D2(1) LO2 _D3(5) CMPLOOP5 M0_ASM_ARGS ); |